일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | 6 | 7 |
8 | 9 | 10 | 11 | 12 | 13 | 14 |
15 | 16 | 17 | 18 | 19 | 20 | 21 |
22 | 23 | 24 | 25 | 26 | 27 | 28 |
29 | 30 | 31 |
Tags
- BFS
- 3Dreconstruction
- 포탑부수기
- 코드트리빵
- DP
- ARM
- 나무박멸
- 수영대회결승전
- ICER
- dfs
- 이진탐색
- ros
- 시뮬레이션
- 코드트리
- 소프티어
- 백준
- Calibration
- 마이크로프로세서
- DenseDepth
- 싸움땅
- 구현
- 토끼와 경주
- 왕실의기사대결
- 조합
- 순서대로방문하기
- 삼성기출
- ISER
- 루돌프의반란
- 슈퍼컴퓨터클러스터
- 마법의숲탐색
Archives
- Today
- Total
목록EE 학부과목/verilog (9)
from palette import colorful_colors
[verilog] 논리회로설계의 시작, verilog 설치와 문법 기초
(이 카테고리는 경북대학교 ㅅㄷㄱ교수님의 논리회로설계 수업을 참고해 만들었습니다) 편집기: notepad ++ 사용, verilog: 이카루스 verilog란? 전자공학부 2학년 이상 학생이라면 논리회로 수업시간에서 and, or, not 등등 게이트로 MUX등을 구현해보고 조합 논리회로, 순차 논리회로 등 여러 디지털 회로 내용을 배웠을 것이다. 전자공학 관점에서 시스템을 바라볼때, 제일 물리학에 가까운 단에서 우리와 가까운 단으로 바라본다면 트랜지스터 단계 - 논리회로 - 마이크로프로세서(칩) - 보드 단계(칩들의 결합) - 시스템 단계(c 등 프로그래밍) 로 볼 수 있다. verilog는 이러한 논리회로 단에서의 하드웨어 디자인 설계 (CAD) 툴이라고 볼 수 있다. 논리회로 단계는 RTL(regi..
EE 학부과목/verilog
2023. 3. 13. 11:39